/**************************************************************************************/ /* */ /* Ｈ８／３０５２ヘッダ */ /* */ /**************************************************************************************/ typedef unsigned char uchar; /* ｕｎｓｉｇｉｎｄ　　ｃｈａｒを　ｕｃｈａｒに省略化 */ typedef unsigned short ushort; /* ｕｎｓｉｇｉｎｄ　ｓｈｏｒｔをｕｓｈｏｒｔに省略化 */ typedef unsigned int uint; /* ｕｎｓｉｇｉｎｄ　　　ｉｎｔを　　ｕｉｎｔに省略化 */ typedef unsigned long ulong; /* ｕｎｓｉｇｉｎｄ　　ｌｏｎｇを　ｕｌｏｎｇに省略化 */ extern void di(); /* 割込禁止　スタートアップルーチンに記載 */ extern void ei(); /* 割込許可　スタートアップルーチンに記載 */ /* 共通レジスタ宣言 */ #define DASTCR (volatile uchar *)0xFFFF5C /* Ｄ／Ａスタンバイ・コントロール・レジスタ */ #define DIVCR (volatile uchar *)0xFFFF5D /* 分周比コントロール・レジスタ */ #define MSTCR (volatile uchar *)0xFFFF5E /* モジュール・スタンバイ・コントロール・レジスタ */ #define CSCR (volatile uchar *)0xFFFF5F /* チップセレクト・コントロール・レジスタ */ /* ＩＴＵレジスタ宣言 */ #define TSTR (volatile uchar *)0xFFFF60 /* タイマ・スタート・　　　　　レジスタ */ #define TSNC (volatile uchar *)0xFFFF61 /* タイマ・シンクロ・　　　　　レジスタ */ #define TMDR (volatile uchar *)0xFFFF62 /* タイマ・モード・　　　　　　レジスタ */ #define TFCR (volatile uchar *)0xFFFF63 /* タイマ・ファンクション・　　レジスタ */ #define TCR0 (volatile uchar *)0xFFFF64 /* タイマ・コントロール・　　　レジスタ　０ */ #define TIOR0 (volatile uchar *)0xFFFF65 /* タイマ・Ｉ／Ｏコントロール・レジスタ　０ */ #define TIER0 (volatile uchar *)0xFFFF66 /* タイマ・ＩＮＴイネーブル・　レジスタ　０ */ #define TSR0 (volatile uchar *)0xFFFF67 /* タイマ・ステータス・　　　　レジスタ　０ */ #define TCNT0H (volatile uchar *)0xFFFF68 /* タイマ・カウンタ・　　　　　レジスタ　Ｈ */ #define TCNT0L (volatile uchar *)0xFFFF69 /* タイマ・カウンタ・　　　　　レジスタ　Ｌ */ #define GRA0 (volatile uint *)0xFFFF6A /* ジェネラル・レジスタ・　　　Ａ０ */ #define GRA0H (volatile uchar *)0xFFFF6A /* ジェネラル・レジスタ・　　　Ａ０Ｈ */ #define GRA0L (volatile uchar *)0xFFFF6B /* ジェネラル・レジスタ・　　　Ａ０Ｌ */ #define GRB0 (volatile uint *)0xFFFF6C /* ジェネラル・レジスタ・　　　Ｂ０ */ #define GRB0H (volatile uchar *)0xFFFF6C /* ジェネラル・レジスタ・　　　Ｂ０Ｈ */ #define GRB0L (volatile uchar *)0xFFFF6D /* ジェネラル・レジスタ・　　　Ｂ０Ｌ */ #define TCR1 (volatile uchar *)0xFFFF6E /* タイマ・コントロール・　　　レジスタ　１ */ #define TIOR1 (volatile uchar *)0xFFFF6F /* タイマ・Ｉ／Ｏコントロール・レジスタ　１ */ #define TIER1 (volatile uchar *)0xFFFF70 /* タイマ・ＩＮＴイネーブル・　レジスタ　１ */ #define TSR1 (volatile uchar *)0xFFFF71 /* タイマ・ステータス・　　　　レジスタ　１ */ #define TCNT1H (volatile uchar *)0xFFFF72 /* タイマ・カウンタ・　　　　　レジスタ　Ｈ */ #define TCNT1L (volatile uchar *)0xFFFF73 /* タイマ・カウンタ・　　　　　レジスタ　Ｌ */ #define GRA1 (volatile uint *)0xFFFF74 /* ジェネラル・レジスタ・　　　Ａ１ */ #define GRA1H (volatile uchar *)0xFFFF74 /* ジェネラル・レジスタ・　　　Ａ１Ｈ */ #define GRA1L (volatile uchar *)0xFFFF75 /* ジェネラル・レジスタ・　　　Ａ１Ｌ */ #define GRB1 (volatile uint *)0xFFFF76 /* ジェネラル・レジスタ・　　　Ｂ１ */ #define GRB1H (volatile uchar *)0xFFFF76 /* ジェネラル・レジスタ・　　　Ｂ１Ｈ */ #define GRB1L (volatile uchar *)0xFFFF77 /* ジェネラル・レジスタ・　　　Ｂ１Ｌ */ #define TCR2 (volatile uchar *)0xFFFF78 /* タイマ・コントロール・　　　レジスタ　２ */ #define TIOR2 (volatile uchar *)0xFFFF79 /* タイマ・Ｉ／Ｏコントロール・レジスタ　２ */ #define TIER2 (volatile uchar *)0xFFFF80 /* タイマ・ＩＮＴイネーブル・　レジスタ　２ */ #define TSR2 (volatile uchar *)0xFFFF81 /* タイマ・ステータス・　　　　レジスタ　２ */ #define TCNT2H (volatile uchar *)0xFFFF82 /* タイマ・カウンタ・　　　　　レジスタ　Ｈ */ #define TCNT2L (volatile uchar *)0xFFFF83 /* タイマ・カウンタ・　　　　　レジスタ　Ｌ */ #define GRA2 (volatile uint *)0xFFFF84 /* ジェネラル・レジスタ・　　　Ａ２ */ #define GRA2H (volatile uchar *)0xFFFF84 /* ジェネラル・レジスタ・　　　Ａ２Ｈ */ #define GRA2L (volatile uchar *)0xFFFF85 /* ジェネラル・レジスタ・　　　Ａ２Ｌ */ #define GRB2 (volatile uint *)0xFFFF86 /* ジェネラル・レジスタ・　　　Ｂ２ */ #define GRB2H (volatile uchar *)0xFFFF86 /* ジェネラル・レジスタ・　　　Ｂ２Ｈ */ #define GRB2L (volatile uchar *)0xFFFF87 /* ジェネラル・レジスタ・　　　Ｂ２Ｌ */ /* ＳＣＩレジスタ宣言 */ #define SMR0 (volatile uchar *)0xFFFFB0 /* シリアル・モード・レジスタ　０ */ #define BRR0 (volatile uchar *)0xFFFFB1 /* ビット・レート・レジスタ　　０ */ #define SCR0 (volatile uchar *)0xFFFFB2 /* シリアル・コントロール・レジスタ　０ */ #define TDR0 (volatile uchar *)0xFFFFB3 /* トランスミット・データ・レジスタ　０ */ #define SSR0 (volatile uchar *)0xFFFFB4 /* シリアル・ステータス・レジスタ　　０ */ #define RDR0 (volatile uchar *)0xFFFFB5 /* レシーブ・データ・レジスタ　０ */ #define SMR1 (volatile uchar *)0xFFFFB8 /* シリアル・モード・レジスタ　１ */ #define BRR1 (volatile uchar *)0xFFFFB9 /* ビット・レート・レジスタ　　１ */ #define SCR1 (volatile uchar *)0xFFFFBA /* シリアル・コントロール・レジスタ　１ */ #define TDR1 (volatile uchar *)0xFFFFBB /* トランスミット・データ・レジスタ　１ */ #define SSR1 (volatile uchar *)0xFFFFBC /* シリアル・ステータス・レジスタ　　１ */ #define RDR1 (volatile uchar *)0xFFFFBD /* レシーブ・データ・レジスタ　１ */ /* Ｉ／Ｏポートレジスタ宣言 */ #define P1DDR (volatile uchar *)0xFFFFC0 /* ポート　１　データ・ディレクション・レジスタ */ #define P2DDR (volatile uchar *)0xFFFFC1 /* ポート　２　データ・ディレクション・レジスタ */ #define P1DR (volatile uchar *)0xFFFFC2 /* ポート　１　データ・レジスタ */ #define P2DR (volatile uchar *)0xFFFFC3 /* ポート　２　データ・レジスタ */ #define P3DDR (volatile uchar *)0xFFFFC4 /* ポート　３　データ・ディレクション・レジスタ */ #define P4DDR (volatile uchar *)0xFFFFC5 /* ポート　４　データ・ディレクション・レジスタ */ #define P3DR (volatile uchar *)0xFFFFC6 /* ポート　３　データ・レジスタ */ #define P4DR (volatile uchar *)0xFFFFC7 /* ポート　４　データ・レジスタ */ #define P5DDR (volatile uchar *)0xFFFFC8 /* ポート　５　データ・ディレクション・レジスタ */ #define P6DDR (volatile uchar *)0xFFFFC9 /* ポート　６　データ・ディレクション・レジスタ */ #define P5DR (volatile uchar *)0xFFFFCA /* ポート　５　データ・レジスタ */ #define P6DR (volatile uchar *)0xFFFFCB /* ポート　６　データ・レジスタ */ #define P8DDR (volatile uchar *)0xFFFFCD /* ポート　８　データ・ディレクション・レジスタ */ #define P7DR (volatile uchar *)0xFFFFCE /* ポート　７　データ・レジスタ */ #define P8DR (volatile uchar *)0xFFFFCF /* ポート　８　データ・レジスタ */ #define P9DDR (volatile uchar *)0xFFFFD0 /* ポート　９　データ・ディレクション・レジスタ */ #define PADDR (volatile uchar *)0xFFFFD1 /* ポート　Ａ　データ・ディレクション・レジスタ */ #define P9DR (volatile uchar *)0xFFFFD2 /* ポート　９　データ・レジスタ */ #define PADR (volatile uchar *)0xFFFFD3 /* ポート　Ａ　データ・レジスタ */ #define PBDDR (volatile uchar *)0xFFFFD4 /* ポート　Ｂ　データ・ディレクション・レジスタ */ #define PBDR (volatile uchar *)0xFFFFD6 /* ポート　Ｂ　データ・レジスタ */ #define P2PCR (volatile uchar *)0xFFFFD8 /* ポート　２　プルアップ・ＭＯＳコントロール・レジスタ */ #define P4PCR (volatile uchar *)0xFFFFDA /* ポート　４　プルアップ・ＭＯＳコントロール・レジスタ */ #define P5PCR (volatile uchar *)0xFFFFDB /* ポート　５　プルアップ・ＭＯＳコントロール・レジスタ */ /* Ｄ／Ａ変換機レジスタ宣言 */ #define DADR0 (volatile uchar *)0xFFFFDC /* Ｄ／Ａデータ・レジスタ　０ */ #define DADR1 (volatile uchar *)0xFFFFDD /* Ｄ／Ａデータ・レジスタ　１ */ #define DACR (volatile uchar *)0xFFFFDE /* Ｄ／Ａコントロール・レジスタ */ /* Ａ／Ｄ変換機レジスタ宣言 */ #define ADDRAH (volatile uchar *)0xFFFFE0 /* Ａ／Ｄデータ・レジスタ　ＡＨ */ #define ADDRAL (volatile uchar *)0xFFFFE1 /* Ａ／Ｄデータ・レジスタ　ＡＬ */ #define ADDRBH (volatile uchar *)0xFFFFE2 /* Ａ／Ｄデータ・レジスタ　ＢＨ */ #define ADDRBL (volatile uchar *)0xFFFFE3 /* Ａ／Ｄデータ・レジスタ　ＢＬ */ #define ADDRCH (volatile uchar *)0xFFFFE4 /* Ａ／Ｄデータ・レジスタ　ＣＨ */ #define ADDRCL (volatile uchar *)0xFFFFE5 /* Ａ／Ｄデータ・レジスタ　ＣＬ */ #define ADDRDH (volatile uchar *)0xFFFFE6 /* Ａ／Ｄデータ・レジスタ　ＤＨ */ #define ADDRDL (volatile uchar *)0xFFFFE7 /* Ａ／Ｄデータ・レジスタ　ＤＬ */ #define ADCSR (volatile uchar *)0xFFFFE8 /* Ａ／Ｄコントロール／ステータス・レジスタ */ #define ADCR (volatile uchar *)0xFFFFE9 /* Ａ／Ｄコントロール・レジスタ */ /* 設定レジスタ */ #define ABWCR (volatile uchar *)0xFFFFEC /* アドレスバス幅・コントロール・レジスタ */ #define ASTCR (volatile uchar *)0xFFFFED /* アクセス・ステート・コントロール・レジスタ */ #define WCR (volatile uchar *)0xFFFFEE /* ウェイト・コントロール・レジスタ */ #define WCER (volatile uchar *)0xFFFFEF /* ウェイトステイト・コントローラ・イネーブル・レジスタ */ #define MDCR (volatile uchar *)0xFFFFF1 /* モード・コントロール・レジスタ */ #define SYSCR (volatile uchar *)0xFFFFF2 /* システム・コントロール・レジスタ */ #define BRCR (volatile uchar *)0xFFFFF3 /* バス・リリース・コントロール・レジスタ */ #define ISCR (volatile uchar *)0xFFFFF4 /* ＩＲＱセンス・コントロール・レジスタ */ #define IER (volatile uchar *)0xFFFFF5 /* ＩＥＲイネーブル・レジスタ */ #define ISR (volatile uchar *)0xFFFFF6 /* ＩＲＱステータス・レジスタ */ #define IPRA (volatile uchar *)0xFFFFF8 /* インタラプト・プライオリティ・レジスタ　Ａ */ #define IPRB (volatile uchar *)0xFFFFF9 /* インタラプト・プライオリティ・レジスタ　Ｂ */ //　ここより以下は、多目的マザーボードの宣言 /* ＦＰＧＡアドレス */ #define LED_DR (volatile uchar *)0xFFFF10 /* ＬＥＤ表示データ・レジスタ */ #define LCD_DR (volatile uchar *)0xFFFF11 /* ＬＣＤ表示データ・レジスタ */ #define SW_DR (volatile uchar *)0xFFFF12 /* スイッチ入力データ・レジスタ */ /* メモリ・アドレス */ #define MEM_1 (volatile uchar *)0x200000 /* ＣＳ１先頭アドレス */ #define MEM_2 (volatile uchar *)0x400000 /* ＣＳ２先頭アドレス */ #define MEM_3 (volatile uchar *)0x600000 /* ＣＳ３先頭アドレス */ #define MEM_4 (volatile uchar *)0x800000 /* ＣＳ４先頭アドレス */ #define MEM_5 (volatile uchar *)0xA00000 /* ＣＳ５先頭アドレス */ #define MEM_6 (volatile uchar *)0xC00000 /* ＣＳ６先頭アドレス */